チップレット・CPO時代の半導体パッケージ基板設計＜会場受講＞

セミナー趣旨

   ここ数年、半導体業界ではチップレット技術が着目されています。従来の半導体デバイスは、微細化による高集積化により性能向上が図られていました。しかし、微細化の限界を超える性能向上へのニーズが増大したため、デバイスを複数(チップレット)に分割して半導体パッケージ基板で電気的に接続する形態へ変化してきました。
   このようなチップレット時代においては、半導体パッケージ基板の電気設計技術の重要性が急速に増しています。さらに、半導体パッケージ基板の配線密度は半導体デバイス並みになることが要求されるため、単に配線設計技術が難化するだけでなく、微細配線形成技術と微細接続技術の開発が不可欠です。
   また、高速・大容量化のニーズを満たすため、光技術と電子技術を融合させ同じ基板上に実装する「Co-Packaged Optics(CPO)」も注目を集めていますが、光信号と電気信号を同じパッケージ基板上で扱うことから、留意すべき点や課題も散見されます。
   そこで、本セミナーでは、チップレット・CPO時代の半導体パッケージ基板を設計技術の立場から俯瞰し、その要件について解説します。

受講対象・レベル

半導体パッケージ基板の電気設計に携わる初級者の方。また、電気設計以外の開発に携わる方で、電気設計の要件について知りたい方。

習得できる知識

  半導体パッケージ基板向けの電気設計の基礎知識が習得できます。電気電子分野以外の方でも理解しやすいよう、大学1〜2年程度の電気回路の基礎的なところから解説します。
  電気設計の要件を理解することにより、ハイブリッドボンディングなどの微細接続技術開発、セミアディティブ工法などの微細配線形成技術開発、高周波特性が良好な材料開発の必要性、高密度な光電融合技術の必要性が理解できるようになります。 

セミナープログラム

1 最先端半導体とチップレット・CPO
　1.1 微細化と高集積化
　1.2 マルチチップモジュールとチップレット
　1.3 チップレットの必要性
　1.4 CPOの必要性
　1.5 大量少品種と少量多品種
　1.6 DFMとMFD
　1.7 設計工程の高速化
2 チップレット・CPO向け半導体パッケージ基板 
　2.1 2.xD集積技術
　2.2 3D集積技術
　2.3 光電融合技術
　2.4 高速伝送設計とシミュレーション技術
3 高密度配線を実現する実装技術 
　3.1 設計ルールとファンアウト配線
　3.2 微細配線形成技術
　3.3 微細接合技術
　3.4 光チップレット技術
4 半導体パッケージ基板の信号品質
　4.1 抵抗、インダクタ、キャパシタとインピーダンス
　4.2 信号の入射と反射
　4.3 信号線路と光導波路
　4.4 信号線路の特性インピーダンス
　4.5 光導波路の伝送モード
　4.6 絶縁体材料のDk, Dfと信号品質への影響
　4.7 配線の微細化と特性インピーダンス
　4.8 シングルエンド伝送と差動伝送
　4.9 Sパラメータの概念と見方
　4.10 クロストークと抑制技術
　4.11 多値変調技術による高速信号伝送
　4.12 チップレット向け高速信号伝送の業界標準UCIe(Universal Chiplet Interconnect Express)
　4.13 アイパターンの概念と見方
5 半導体パッケージ基板の電源品質
　5.1 Power Delivery Network(PDN)インピーダンスの概念とシミュレーションによる等価回路抽出
　5.2 PDNインピーダンス低減対策
　5.3 配線層数とPDNインピーダンスの関係
　5.4 Back Side Power Delivery Network(BSPDN)の概念
　5.5 CPOと電源品質
6 半導体パッケージ基板の電磁干渉(EMI)問題 
　6.1 半導体が外部に及ぼす不要電磁放射問題
　6.2 外部が半導体に及ぼす不要電磁放射問題
7 半導体パッケージ基板の応力設計と放熱設計 
　7.1 応力緩和の考え方と事例紹介
　7.2 放熱の考え方と事例紹介
＜質疑応答＞ 

＊途中、小休憩を挟みます。

セミナー講師

 公立千歳科学技術大学 大学院理工学研究科 准教授 博士（工学）  大島 大輔 氏

■ご略歴
2004年4月日本電気株式会社(NEC)入社。中央研究所にて、受動素子や能動素子（半導体）内蔵基板の電気設計技術開発に従事。
2012年5月に本社部門に異動後、2016年9月東京工業大学大学院総合理工学研究科物理電子システム創造専攻後期博士課程修了。
2019年10月より技術研究組合光電子融合基盤技術研究所(PETRA)に出向。
光電融合デバイス向けパッケージ基板の電気設計技術開発に従事。
2020年11月日本アイ・ビー・エム株式会社入社。
東京基礎研究所にて、ニューロモーフィックデバイス向けパッケージ基板の電気設計技術開発に従事。2024年11月より現職。
■ご専門および得意な分野・ご研究
高速高周波デバイス向け実装設計
■本テーマ関連のご活動
エレクトロニクス実装学会　理事（総務副委員長）

セミナー受講料

1名46,200円(税込（消費税10％）、資料付)
＊1社2名以上同時申込の場合、1名につき35,200円
＊学校法人割引：学生、教員のご参加は受講料50％割引。

受講について

• 感染拡大防止対策にご協力下さい。
• セミナー会場での現金支払いを休止しております。
• 新型コロナウイルスの感染防止の一環として当面の間、昼食の提供サービスは中止させて頂きます。
• 配布資料は、当日セミナー会場でのお渡しとなります。
• 希望者は講師との名刺交換が可能です。
• 録音・録画行為は固くお断り致します。
• 講義中の携帯電話の使用はご遠慮下さい。
• 講義中のパソコン使用は、講義の支障や他の方の迷惑となる場合がありますので、極力お控え下さい。
  場合により、使用をお断りすることがございますので、予めご了承下さい。(＊PC実習講座を除きます。)