高性能コンピューティング(HPC)向け半導体パッケージング技術動向と今後の展望

先端半導体パッケージ技術開発の現状と今後

本セミナーでは、高性能コンピューティング(HPC:High Performance Computing)向け高密度パッケージング技術動向を二人の講師が俯瞰し、その展望を語る。

【項目】※クリックするとその項目に飛ぶことができます

    習得できる知識

    • 半導体業界における先端半導体パッケージ技術開発の重要性の理解
    • 半導体およびそのパッケージング技術の開発経緯
    • 前工程メーカーによる高密度化検討の背景;高集積化=「ムーアの法則」の限界と対策(FOWLP、CoWoS)
    • 高密度化の弊害の認識と対策;頭(ウェハー)と身体(パッケージング)の分離とその対策(特に応力問題)
    • 半導体封止材料の現状と改革の必要性;この40年間は停滞、Chip高密度実装への対応
    • Chip高密度実装への対応策;新規封止技術(材料、加工法)の開発案

    セミナープログラム

    第1部 高性能コンピューティング(HPC)向け最新パッケージング技術動向、チップレット本格化

    ハイエンドコンピューティングにおける高性能化と低消費電力化の両立は喫緊の課題となっている。その課題解決及びその普及化における重要な要素について切り込む。

    1. 会社紹介
    2. データセンターにおける消費電力の増大
    3. チップレットの本格化
    4. Bridge構造の導入
    5. Fan Out Panel Level Package動向
    6. まとめ

    □ 質疑応答 □


    第2部 CoWoS(Chip on Wafer on Substrate)の開発動向と関連材料への要求特性

    半導体は、高集積化および高密度化により進化してきた。高集積化は半導体配線を微細化し、高密度化は半導体群を密集化し、軽薄短小化・大容量高速化を図る技術である。しかし、21世紀に入り高集積化は「ムーアの法則」通りに進まなくなり、高密度化の検討にも関心が高まってきた。
    前工程メーカー主導で、汎用半導体(例:スマホ用AP)にはFOWLP、HPC用半導体(例;高速サーバー用CPU)にはCoWoS技術(中間基板型PKG、2.X-DP)が提唱され、実用化検討が始まった。しかし、これら技術には技術面および価格面で課題がある(特に、CoWoS)。HPC用でも古典的技術(CPU&SSD)を採用した製品が少なくない。また、これら検討は後工程メーカーおよび材料メーカーの関与が少なく、半導体保護(パッケージング)の技術開発が疎かになっている。例えば、樹脂封止技術はこの40年間停滞している。
    今回、最近の半導体高密度化技術(特に、CoWoS)の開発経緯等を解説すると共にHPC用半導体のパッケージング技術の課題と対策について説明する。

    1. 半導体の開発経緯
      1. 高集積化と高密度化
      2. CPU;FOWLP、CoWoS(中間基板型)
      3. Memory(並列・積層型:Chip/Array)
      4. コンピュータ;汎用=InFO(高密度PoP)、HPC用=CoWoS(2.X-DP)
      5. 古典的技術の応用;(CPU&SSD←HDD)n
    2. 半導体の開発動向
      1. FOPKGs=Σ(FOWLPs*FOPLPs);FOPKG組合せによる高密度化と課題
      2. CoWoSs;中間基板型CPU&積層型Memoryによる高密度化と課題
      3. 合理的開発;用途・技術力による開発
        個人用(例;スマホ、ノートPC)、一般商業用(例;汎用サーバ)、情報企業用(例;クラウド用HPC)
    3. 半導体のパッケージング技術
      1. 開発経緯;封止方法,封止材料
      2. 技術課題;微細化対応、薄型化対応 Macro → Micro&Thin
        多数小バンプ接合対応 RDLファースト(RDLoS)・薄型子基板と
        Chipの工業的接合 VS FOWLP(チップファースト)の並列・積層
      3. 技術改革;保護材料、保護方法
    4. 半導体封止材料の概要
      1. 種類
      2. 組成
      3. 製法

    □ 質疑応答 □

    セミナー講師

    第1部 [13:00~14:30]
     高性能コンピューティング(HPC)向け最新パッケージング技術動向、チップレット本格化
     長瀬産業(株) 半導体チーム チームリーダー 髙橋 篤 氏

    第2部 [14:40~17:00]
     CoWoS(Chip on Wafer on Substrate)の開発動向と関連材料への要求特性
     (有)アイパック 代表取締役 越部 茂 氏

    セミナー受講料

    定価:44,000円(オンライン受講価格:35,200円)

    <セミナー主催者のメルマガ登録をされる場合>
    特別割引価格:
    1名:41,800円(オンライン受講価格:33,440円)
    2名:44,000円(1名分無料:1名あたり22,000円)
    3名以上のお申込みの場合、1名につき22,000円で追加受講できます。

    ※オンライン受講価格は、Live/アーカイブ/オンデマンドの受講を1名様でお申込みいただいた場合の価格です。複数お申込みでは適用されません。

    ※複数割引はお申込者全員のメルマガ登録が必須です。同一法人内(グループ会社でも可)によるお申込みのみ適用いたします。
    ※請求書(PDFデータ)は、代表者にE-mailで送信いたします。
    ※請求書および領収証は1名様ごとに発行可能です。(申込みフォームの通信欄に「請求書1名ごと発行」と記入ください。)
    ※他の割引は併用できません。

    ※セミナーの視聴・資料のダウンロードのため、セミナー主催者の会員登録が必須となります。お申込みと同時に会員登録をさせていただきます。

    【セミナー主催者のメルマガ登録】
    ものづくりドットコムの無料会員登録に加えて、セミナー主催者でのメルマガ登録を行っていただきますと、特別割引価格でセミナーをご受講いただくことが可能です。
    セミナー主催者でのメルマガ登録をご希望されるかどうか、セミナー申込みページにて確認項目がございます。
    セミナー主催者の会員詳細はこちら

    受講について

    Zoom配信の受講方法・接続確認

    • 本セミナーはビデオ会議ツール「Zoom」を使ったライブ配信となります。PCやスマホ・タブレッドなどからご視聴・学習することができます。
    • 申込み受理の連絡メールに、視聴用URLに関する連絡事項を記載しております。
    • 事前に「Zoom」のインストール(または、ブラウザから参加)可能か、接続可能か等をご確認ください。
    • セミナー開催日時に、視聴サイトにログインしていただき、ご視聴ください。
    • セミナー中、講師へのご質問が可能です。
    • 以下のテストミーティングより接続とマイク/スピーカーの出力・入力を事前にご確認いただいたうえで、お申込みください。
      ≫ テストミーティングはこちら

    配布資料

    • 製本テキスト(開催前日着までを目安に発送)
      ※セミナー資料はお申し込み時のご住所へ発送させていただきます。
      ※開催まで4営業日~前日にお申込みの場合、セミナー資料の到着が開講日に間に合わない可能性がありますこと、ご了承下さい。

     

    受講料

    44,000円(税込)/人

    ※セミナーに申し込むにはものづくりドットコム会員登録が必要です

    開催日時


    13:00

    受講料

    44,000円(税込)/人

    ※本文中に提示された主催者の割引は申込後に適用されます

    ※銀行振込 または、当日現金でのお支払い

    開催場所

    全国

    主催者

    キーワード

    半導体技術   電子デバイス・部品   高分子・樹脂材料

    ※セミナーに申し込むにはものづくりドットコム会員登録が必要です

    開催日時


    13:00

    受講料

    44,000円(税込)/人

    ※本文中に提示された主催者の割引は申込後に適用されます

    ※銀行振込 または、当日現金でのお支払い

    開催場所

    全国

    主催者

    キーワード

    半導体技術   電子デバイス・部品   高分子・樹脂材料

    関連記事

    もっと見る