異種デバイス集積化プロセスの基礎と今後の半導体パッケージの開発動向【LIVE配信】

セミナー趣旨

　世界最大手のファンダリーでは2nmノードの開発が本格化し、CMOSデバイスのスケーリングは1nmノードとそれ以降に向けた課題解決を展望しています。今後のAI性能の向上や5Ｇ以降の次世代通信の普及に向けて、高速センサネットワーク、大容量高速データストレージ、高機能エッジコンピューテイングなどの情報基盤を支える半導体デバイスはパッケージの機能拡張開発と一体化することが不可欠です。既に、大手プロセッサメーカーは機能別に分割された小チップやメモリを集積することにより所望のデバイス機能を発現させる ”chiplet”構造のパッケ－ジを新たな製品創出の中心に据えており、最先端の微細化プロセスだけでは得られない付加価値を創出しています。
半導体パッケージの役割が大きく変化し始めた最近の状況を踏まえ、本セミナーでは、半導体デバイス集積化の基幹技術であるマイクロバンプ、再配線、Fan-Outプロセスの基礎を再訪し、3D Fan-out、再配線の微細化、PLP(Panel Level Process)の課題について論点を整理します。従来のパッケージ技術の延命路線から離脱し、新しい価値創出のために様々な取り組みを実践されている参加者の皆様其々のご活躍される分野で今後の進むべき方向を議論する切っ掛けとなれば幸いです。

セミナープログラム

1. はじめに
   1. 先端半導体デバイスの微細化とChiplet
   2. 中間領域プロセスの位置付けと価値創出事例
2. 三次元集積化プロセス
   1. Logic-Memory Integration開発の推移(2Dから3Dへ)
   2. TSV、Hybrid-Bonding、Chip-on Waferの基礎
   3. 再配線(RDL)微細化プロセスの課題
3. Fan-Out型パッケージプロセスと三次元化
   1. FOWLPプロセスの基礎(Chip First, RDL First, InFO)
   2. Through Mold Interconnect(TMI)による3D FO integration
4. Panel Level Process(PLP)の進展
   1. Hybridスキーム
   2. Si Bridgeの新展開
5. 今後の開発動向及び市場動向
   1. BEOL on waferとRDL on panelの漸近とプロセスギャップの現実
   2. AI, HPC system module対応のPLP開発
   3. 市場動向の概観
6. おわりに

キーワード：半導体,半導体パッケージ,LSI,IoT,,WEBセミナー,オンライン

セミナー講師

神奈川工科大学　工学部　
電気電子情報工学科　非常勤講師　博士 (工学)　江澤 弘和　氏

セミナー受講料

49,500円（税込、資料付）
■ セミナー主催者からの会員登録をしていただいた場合、1名で申込の場合46,200円、
　 2名同時申込の場合計49,500円（2人目無料：1名あたり24,750円）で受講できます。
（セミナーのお申し込みと同時に会員登録をさせていただきますので、
　  今回の受講料から会員価格を適用いたします。）
※ 会員登録とは
　 ご登録いただきますと、セミナーや書籍などの商品をご案内させていただきます。
　 すべて無料で年会費・更新料・登録費は一切かかりません。
　 メールまたは郵送でのご案内となります。
　 郵送での案内をご希望の方は、備考欄に【郵送案内希望】とご記入ください。

受講について

配布資料

• 開催前日までにお送りいたします。
  無断転載、二次利用や講義の録音、録画などの行為を固く禁じます。

Zoomを使ったWEB配信セミナー受講の手順

1. Zoomを使用されたことがない方は、こちらからミーティング用Zoomクライアントをダウンロードしてください。ダウンロードできない方はブラウザ版でも受講可能です。
2. セミナー前日までに必ず動作確認をお願いします。
3. 開催日直前にWEBセミナーへの招待メールをお送りいたします。当日のセミナー開始10分前までに招待メールに記載されている視聴用URLよりWEB配信セミナーにご参加ください。