先端半導体パッケージングの技術トレンドIEDMやECTCで発表されたハイブリッド接合やチップレット集積技術を中心に、FOWLP、3D-IC/TSVから各種インターポーザ、ハイブリッド接合まで～材料を含めた個別プロセスを詳細に解説～

セミナー趣旨

  世界中の先端ロジック半導体の生産を一手に担う台湾TSMCが200億円弱を投じてつくば市に設立した3DIC研究開発センターの開所式が2022年6月に行われたのもだいぶ遠い記憶になった。その後、TSMCは熊本県の第1工場を2024年末に稼働させ、2027年末の稼働を目指して第2工場の着工も2025年中に開するらしい。第1工場と第2工場を合わせて、政府が最大1.2兆円の補助を出し、6nmテクノロジーの量産まで行える環境を整えると言う。
   一方、2nm半導体に取り組むラピダスに対して政府は先行の700億円＋2600億円に加え2024年4月初旬には5900億円、国から計9200億円の支援が決定し、従来の「ファブ（Fab）」に代わる半導体工場の独自の呼称イーム（IIM:Innovative Integration for Manufacturing）の建設が進んでおり、2027年には量産する計画と発表している。並行して、2025年のパイロット生産の段階で、パッケージングの機能も一部実装することを目指すと言っており、NEDOポスト５Ｇ情報通信システム基盤強化研究開発事業／先端半導体製造技術の開発では最大535億円をラピダスに対して国が投資（委託）している。
  このように半導体の積極投資がこれまでに例を見ないほど活発に国内で加速しており、半導体のさらなる性能向上を目指す一方で、三次元実装を中心とした先端半導体パッケージングに対する期待が非常に大きい。本講座では、3D-IC／チップレットを中心とした先端の半導体パッケージング技術に焦点を当て、信頼性解析技術も加えて、TSVやFOWLP、各種インターポーザやハイブリッド接合技術に関する基礎的な話から最近の研究開発動向を詳解する。また、世界最大の半導体パッケージング技術の国際会議であるECTCで2025年5月に発表される最新の内容についても紹介する。

受講対象・レベル

材料メーカー、半導体製造装置メーカー、次世代デバイスの設計・研究開発・生産製造に携わる方（初心者から中級者まで）。
新たに半導体パッケージングや3D-IC／チップレット、ハイブリッド接合の研究開発に取り組むことになった方々や、新人への
研修などを目的としてもかまいません。

セミナープログラム

1. 先端半導体パッケージの研究開発動向
　 Fan-Out Wafer-Level Packaging (FOWLP)とChip-on-Wafer-on-Substrate (CoWoS)からチップレット、
　 2.xDアーキテクチャ、ハイブリッド接合への展開を中心に。
　1.1　FOWLP
　1.2　FOWLPの概要と歴史
　1.3　FOWLPの分類（Die-first、RDL-first、InFO）と特徴
　1.4　FOWLPの課題
　1.5　FOWLPの研究開発動向
2. 3D-IC／チップレット
　2.1　3D-ICの概要と歴史
　2.2　3D-ICの分類
　　　　2.2.1　モノリシックvs.マルチリシック
　　　　2.2.2　積層対象による分類（Wafer-to-Wafer vs. Chip-to-Wafer）
　　　　2.2.3　積層形態による分類（Face-to-Face vs. Back-to-Face）
　　　　2.2.4　TSV形成工程による分類（Via-Middle vs. Via-Last）
　　　　2.2.5　接合方式による分類（マイクロバンプ接合 vs. ハイブリッド接合）
　2.3　TSV形成技術と信頼性評価技術
　　　　2.3.1　高異方性ドライエッチング
　　　　2.3.2　TSVライナー絶縁膜堆積
　　　　2.3.3　バリア／シード層形成
　　　　2.3.4　ボトムアップ電解Cuめっき
　　　　2.3.5　Cu-CMP
　　　　2.3.6　TSVの新展開と微細化について
　　　　2.3.7　TGV (Through-Glass Via)、ガラスコア＆ガラスインターポーザ
　2.4　ウエハ薄化技術と信頼性評価技術
　2.5　テンポラリー接着技術と信頼性評価技術
　2.6　チップ／ウエハ接合技術と信頼性評価技術
　　　　2.6.1　マイクロバンプ接合とアンダーフィル
　　　　2.6.2　SiO2-SiO2直接接合
　　　　2.6.3　Cu-Cuハイブリッド接合(ECTCやIEDMを中心に長く説明します)
　2.7　2.xDアーキテクチャと3D-IC／チップレットのアプリケーション
　　　　2.7.1　2.5Dシリコンインターポーザ（Intel社Foverosを中心に）
　　　　2.7.2　2.3D有機RDLインターポーザ
　　　　2.7.3　SiブリッジEMIB（Embedded Multi-Die Interconnect Bridge）
　　　　2.7.4　チップレットコンソーシアムの新構造Siブリッジ
　　　　2.7.5　三次元イメージセンサ（Sony社の発表内容を中心に）
　　　　2.7.6　三次元DRAM（HBM: High-Bandwidth Memory）for GPU
　　　　2.7.7　三次元マイクロプロセッサ（AMD社3D V-Cacheを中心に）
3. おわりに

＊途中、お昼休みや小休憩を挟みます。

セミナー講師

 東北大学 大学院医工学研究科 医工学専攻（大学院工学研究科 機械機能創成専攻 兼担）教授 博士（工学）  福島 誉史 氏

【ご略歴】
・2004年8月～2025年3月
東北大学 大学院工学研究科 バイオロボティクス専攻・機械機能創成専攻にて助手／助教／准教授を務め、
自己組織化実装技術やChip-to-Wafer三次元積層技術の研究などに従事。
・2010年4月から現在まで
東北大学未来科学技術共同研究センター(NICHe)にて准教授を務め、
三次元スーパーチップLSI試作製造拠点GINTI(Global INTegration Initiative)にて、
ビアラストTSV方式で300mmウエハを用いた3D-ICの試作研究に従事。
・2016年3月～2017年7月、2022年
米国UCLA Electrical Engineering DepartmentのCenter for Heterogeneous
Integration and Performance Scaling (CHIPS)にて客員教員を務め、FOWLPを用
いたフレキシブル・ハイブリッド・エレクトロニクス(FHE)の研究に従事。
・2025年4月から現職
ハイブリッド接合等、3D-IC・チップレット集積技術に関する研究に従事。
【ご専門】
・半導体実装工学
・高分子材料工学
【本テーマ関連学協会でのご活動】
IEEE Electronic Components and Technology Conference (ECTC)/Program Committee of Interconnections 2014～現在
IEEE EPS Heterogeneous Integration Roadmap 2019 Edition
Chapter 22: Interconnects for 2D and 3D Architectures/Key Contributor
IEEE EPS (Electronics Packaging Society) Japan Chapter/Committee Member 2021年～
3D・チップレット研究会　委員 2023年4月～
技術研究組合最先端半導体技術センター(LSTC) 3Dパッケージング技術開発部門　部門長　 2025年3月～

セミナー受講料

【オンライン受講（見逃し視聴なし）】：1名 50,600円(税込（消費税10％）、資料付)
＊1社2名以上同時申込の場合、1名につき39,600円

【オンライン受講（見逃し視聴あり）】：1名 56,100円(税込（消費税10％）、資料付)
＊1社2名以上同時申込の場合、1名につき45,100円

＊学校法人割引：学生、教員のご参加は受講料50％割引。

受講について

• 配布資料はPDF等のデータで送付予定です。受取方法はメールでご案内致します。
  （開催1週前～前日までには送付致します）
  ※準備の都合上、開催1営業日前の12:00までにお申し込みをお願い致します。
  （土、日、祝日は営業日としてカウント致しません。）
• 受講にあたってこちらをご確認の上、お申し込みください。
• Zoomを使用したオンラインセミナーです
  →環境の確認についてこちらからご確認ください
• 申込み時に（見逃し視聴有り）を選択された方は、見逃し視聴が可能です
  →こちらをご確認ください