最先端半導体パッケージング技術

セミナープログラム

10：00～12：00
「3Dパッケージング・チップレット集積化技術の最新動向」
東北大学　大学院工学研究科　機械機能創成専攻　准教授
福島　誉史　氏

大型化するSoC (System On a Chip)の時代からチップを機能ブロックごとに分け、高密度インターポーザ上に実装して再構成する設計手法「チップレット」が今後の本格的なAI社会をけん引するイネーブラーになると期待されている。DRAMもTSV（Through-Silicon Via）を介して三次元化されたHBM（High-Bandwidth Memory）がチップレット化し、CPU/GPUとSRAMまでも分割してTSVを介して接続される時代が到来した。ここでは、最先端の半導体パッケージングの動向と最新技術について、この分野で世界最大の国際会議ECTC（Electronic Components and Technology Conference）の発表を中心に紹介する。特に、異種デバイス集積「Heterogeneous Integration」に必要不可欠な2.5D Siインターポーザ（TSVインターポーザ）、有機RDLインターポーザ、Siブリッジ、FOWLP（Fan-Out Wafer-Level Packaging）、微細半田接合／ハイブリッド接合（半田レス接合）など話題の技術を中心に解説する。

12：00～12：50　休憩時間

12：50～14：50
「光電コパッケージ技術の最新動向」
国立研究開発法人産業技術総合研究所　プラットフォームフォトニクス研究センター
総括研究主幹／光実装技術研究チーム長
天野　建　氏

現在、生成AIの普及などでデータセンタの高性能化がさらに進んでいる。
微細化による半導体の進化が鈍化する中で、システムの高性能化するためには素子間をつなぐ光インターコネクションの重要性がますます高まっている。
近年光インターコネクションの高速化、低消費電力化技術として半導体パッケージ内に光を集積する光電コパッケージ技術が注目されている。 
本講演では光電コパッケージ技術の最新動向と我々が取り組んでいるポリマー光回路を用いた光電コパッケージ技術の要素技術や最新成果を報告する。

15：00～16：00
「半導体パッケージにおける微細配線とナノインプリント技術の応用」
北海道科学大学　工学部長　機械工学科　教授
見山　克己　氏

パッケージサブストレートの配線高密度化について、現状のフォトリソグラフィベース製造技術では配線幅3µm程度が限界と予想されている。一方半導体の微細化に伴い実装端子がますます狭ピッチ化する中、これに対応するサブストレートには配線幅1µmクラスの実現が求められる。これには現状の製造技術では限界があるため、ナノインプリントを応用した微細配線形成に取り組んでいるのでその概要について紹介する。あわせて、次世代Beyond5G通信を見据えた高周波用途への対応について考察する。

※各講演時間に5分程度の質疑応答を含みます。

セミナー講師

東北大学　大学院工学研究科　機械機能創成専攻　准教授
福島　誉史　氏

国立研究開発法人産業技術総合研究所　プラットフォームフォトニクス研究センター
総括研究主幹／光実装技術研究チーム長
天野　建　氏

北海道科学大学　工学部長　機械工学科　教授
見山　克己　氏

セミナー受講料

1名様　59,400円（税込）　テキストを含む