レジストの基礎・要求特性と最先端技術トレンド～ウエハープロセスからパッケージング工程まで～

セミナー趣旨

　メモリー、マイクロプロセッサ等の半導体の高集積化の要求は、携帯端末、情報機器等の高性能化に伴い益々大きくなっています。一方、生成AIの進化と共に莫大なデータ処理がデータセンターや基地局に集まりその処理を超高速度に低消費電力かつ低損失に行うために、半導体チップに対して更なる大きな要求がなされています。このためリソグラフィ技術による微細化（半導体前工程）に加えて、先端パッケージ（半導体後工程）がクローズアップされています。
　本講演では、半導体のトレンド、デバイス、リソグラフィ、パッケージの最新の各ロードマップを述べた後、リソグラフィの基礎を解説します。次にデバイスの微細化を支えるレジストについて基礎とEUVレジスト、EUVメタルレジストをはじめとする最新技術、剥離技術の詳細を解説します。次に先端パッケージ技術の基礎と課題、今後の展望を解説します。続いてパッケージ技術に用いられる厚膜レジストをはじめとする種々のレジストの特性、用途を述べます。今後の微細化が求められるチップ間の接続に必要な再配線層（RDL:Re-Distribution Layer）形成プロセスと用いる材料の要求・課題、今後の展望を解説します。最後にレジストの技術展望、市場動向についてまとめます。

受講対象・レベル

・本テーマに興味のある企業の研究者、技術者、製造販売担当、新規事業開発担当、企画担当、特許担当、市場アナリスト、特許アナリストの方
・これらの職種を希望される学生の方

必要な予備知識

基本から解説しますので予備知識は不要です。

習得できる知識

・リソグラフィの基礎知識
・レジストの基礎知識・最先端技術
・レジスト剥離技術の基礎知識・最先端技術
・EUVレジスト、EUVメタルレジストの基礎知識・最先端技術
・先端パッケージ技術の基礎知識
・パッケージ技術で用いられるレジストの基礎知識・最先端技術
・再配線層（RDL）形成プロセスと用いる材料の最先端技術
・レジストのビジネス動向
など

セミナープログラム

１．ロードマップ
　1-1　半導体のトレンド
　1-2　デバイスのロードマップ
　1-3　リソグラフィのロードマップ
　　1-3-1　リソグラフィへの要求特性
　　1-3-2　微細化に対応するリソグラフィ技術の選択肢
　1-4　パッケージのロードマップ
　1-5　最先端デバイスの動向

２．リソグラフィの基礎
　2-1　露光
　2-2　マスク
　　2-2-1　光近接効果補正（OPC）
　2-3　レジストプロセス
　　2-3-1　ハードマスクプロセス

３．レジストの基礎と最新技術、剥離技術
　3-1　溶解阻害型レジスト
　　3-1-1　g線レジスト
　　3-1-2　i線レジスト
　3-2　化学増幅型レジスト
　　3-2-1　KrFレジスト
　　3-2-2　ArFレジスト
　　3-2-3　化学増幅型レジストの安定化技術
　3-3　ArF液浸レジスト/トップコート
　　3-3-1　ArF液浸リソグラフィの特徴
　　3-3-2　ArF液浸レジスト/トップコートの要求特性
　　3-3-3　ArF液浸レジスト/トップコートの設計指針
　3-4　EUVレジスト
　　3-4-1　EUVレジストの特徴
　　3-4-2　EUVレジストの要求特性
　　3-4-3　EUVレジストの設計指針
　　　3-4-3-1　EUVレジスト用ポリマー
　　　3-4-3-2　EUVレジスト用酸発生剤・クエンチャー
　　　　3-4-3-2-1　光分解性クエンチャー
　　3-4-4　EUVレジストの課題と対策
　　　3-4-4-1　感度/解像度/ラフネスのトレードオフ
　　　3-4-4-2　ランダム欠陥（Stochastic Effects）
　　3-4-5　EUVレジストの動向
　　　3-4-5-1　ネガレジストプロセス
　　　3-4-5-2　ポリマーバウンド酸発生剤を用いる化学増幅型レジスト
　　3-4-6　EUVメタルレジスト
　　　3-4-6-1　EUVメタルレジスト用材料
　　　3-4-6-2　EUVメタルレジストの反応機構
　　　3-4-6-3　EUVメタルレジストの性能と開発動向
　　3-4-7　EUVメタルドライレジストプロセス
　　　3-4-7-1　EUVメタルドライレジストプロセス用材料
　　　3-4-7-2　EUVメタルドライレジストプロセスの反応機構
　　　3-4-7-3　EUVメタルドライレジストプロセスの性能と開発動向
　　3-4-8　レジストの剥離技術
　　　3-4-8-1　剥離液の種類と特性
　　　3-4-8-2　剥離液の用途

４．先端パッケージ技術の基礎と課題、今後の展望
　4-1　Flip-Chip BGA（FC-BGA）
　4-2　Fan-Out Wafer-Level Package (FOWLP)
　　4-2-1　Integrated Fan-Out（InFO）
　4-3　2.5Dパッケージ
　　4-3-1　シリコンインターポーザー型（CoWoS-S、I-CubeS）
　　4-3-2　有機インターポーザー型（CoWoS-R、R-Cube）
　　4-3-3　シリコンブリッジ型（CoWoS-L、EMIB、I-CubeE）
　4-4　3D-IC
　　4-4-1　ウエハーボンディング
　　4-4-2　シリコン貫通電極（TSV）

５．パッケージ技術に用いられるレジストの特性・用途
　5-1　厚膜レジスト
　　5-1-1　厚膜レジストの用途
　　5-1-2　厚膜レジストの性能と課題
　　5-1-3　厚膜レジストの材料
　5-2　ドライフィルムレジスト
　5-3　ソルダーレジスト

６．再配線層（RDL）形成プロセスと用いる材料の現状と要求・課題、今後の展望
　6-1　ロードマップ
　6-2　SAP方式
　6-3　ダマシンCMP方式
　　6-3-1　ダマシンCMP用パターン形成方法
　　6-3-2　ダマシンCMP方式に用いる材料の要求特性

７．レジストの技術展望、市場動向

＜質疑応答＞

セミナー講師

セミナー受講料

【オンライン受講（見逃し視聴なし）】：1名 50,600円(税込（消費税10％）、資料付)
＊1社2名以上同時申込の場合、1名につき39,600円

【オンライン受講（見逃し視聴あり）】：1名 56,100円(税込（消費税10％）、資料付)
＊1社2名以上同時申込の場合、1名につき45,100円
＊「見逃し視聴あり」でお申込の場合、当日のご参加が難しい方も後日セミナー動画の視聴が可能です。

＊学校法人割引：学生、教員のご参加は受講料50％割引。

主催者

開催場所

受講について

●配布資料は、印刷物を郵送で1部送付いたします。
・お申込みの際にお受け取り可能な住所を必ずご記入ください。
・郵送の都合上、お申込みは4営業日前までを推奨します。（土、日、祝日は営業日としてカウントしません。）
・それ以降でもお申込みはお受けしておりますが（開催1営業日前の12:00まで）、その場合、テキスト到着がセミナー後になる可能性がございます。ご了承の上お申込みください。
・資料未達の場合などを除き、資料の再配布はご対応できかねますのでご了承ください。
●当日、可能な範囲でご質問にお答えします。（全ての質問にお答えできない可能性もございます。何卒ご了承ください。）
●講座で使用する資料や配信動画は著作物であり、無断での録音・録画・複写・転載・配布・上映・販売などは禁止いたします。また、申込者以外の受講・動画視聴は固くお断りいたします（代理受講ご希望の際は、開催前日までにご連絡お願いします）。  

オンラインセミナーの受講方法・配布資料・Zoom利用時の注意事項については、 こちら をご確認ください。
Zoom使用時の注意事項は こちら をご確認ください。
見逃し視聴については こちら をご確認ください。