半導体メモリの基礎と技術・市場動向
各種メモリの構造・動作原理、技術・市場動向、EDA(Electronic Design Automation)の紹介 等など
受講可能な形式:【ライブ配信】のみ
◆本セミナーでは、現在主流のSRAM、DRAM、Flashの構造と動作原理を説明し、最近の新しい提案や業界動向を概説します。
その他、各種不揮発性メモリやそれを利用したアナログAIの原理も解説します。最後にメモリのEDA (設計ツール) に関しても簡単に紹介します。
セミナー趣旨
半導体メモリの世界を知る一助にして頂ければと思います。
受講対象・レベル
・電気回路の基本知識をお持ちの方
・半導体メモリにご興味のある方
習得できる知識
・メモリ技術の変遷
・半導体メモリの種類や動作原理
・各種半導体の特徴、違い
・メモリを中心とした半導体業界の動向
・新タイプメモリの概要
・AI全盛時代のメモリの方向
・メモリを利用したアナログAIの原理
・メモリのEDA(設計ツール)
セミナープログラム
1.1 メモリ技術の変遷
1.2 日本の半導体の位置付
1.3 現在の代表的メモリ
2.SRAM基本回路とシミュレーション例
3.DRAM基本回路とシミュレーション例
4.フラッシュメモリの基本構造と仕組み
5.業界動向と新タイプメモリ
5.1 HB-DRAM
5.2 HB-Flash
5.3 3D-SRAM
5.4 3D-DRAM
6.AIプロセッサとメモリ
7.各種不揮発性メモリの仕組みと特徴
8.不揮発性メモリを使ったアナログAI回路
9.メモリのEDA (設計ツール)
□ 質疑応答 □
セミナー講師
[プロフィール]
1980年にソニー入社以来、2015年に定年後も現在に至るまで、一貫してLSI設計ツール、特にSpiceを土台とするアナログ、ミックスドシグナル系のシミュレーション、設計自動化技術を追求し続けています。自分にとって最も大きな経験は米国Cadence社とユーザー企業7社で行ったアナログ開発同盟への参加でした。
7年間ソニー代表を務め、先端技術開発や国際交流等色んな意味で鍛えられました。LSI設計ではデジアナ問わず検証ツールに強みがあり、またMOSモデルパラメータ抽出や論理ライブラリ生成ツールも開発しました。総計で内製ツール10本余りの開発を担当、リードしました。
ここ10年では、統計処理、論理等性価検証、3次元シミュレータ(光、デバイス、電磁界等)開発、CMOSセンサ設計検証実務も行いました。現在はSolvbest社において回路シミュレータ Alps (GPを利用した超並列高速Sim) をはじめとして、関連EDAの技術サポートを行っています。
[受賞、その他活動など]
・DAC83 論文賞、DATEやISCASへの技術論文発表 等
・Cadence社アナログ同盟ソニー代表 (1989~1996)
・DAC、ASPDAC その他の査読委員 (1995~2010)
・電子情報通信学会 VLD研究会幹事 (1995~2002)
・ブラジルの半導体設計教育講師 (2010 経産省の依頼)
・書籍「アナログ回路設計現場におけるSpice回路シミュレータの理論と使い方」 情報機構 2020年10月
・書籍「CMOSイメージセンサの設計・評価と課題対応」 情報機構 2024年7月
セミナー受講料
55,000円
1名分無料適用条件
2名様以降の受講者は、申込み前にE-Mail案内登録をお済ませください。
※同一法人内(グループ会社でも可)による2名同時申込みのみ適用いたします。
※3名様以上のお申込みの場合、上記1名あたりの金額で受講できます。
※受講券、請求書は、代表者に郵送いたします。
※請求書および領収証は1名様ごとに発行可能です。
(申込みフォームの通信欄に「請求書1名ごと発行」と記入ください。)
※他の割引は併用できません。
2名で55,000円 (2名ともE-Mail案内登録必須/1名あたり定価半額27,500円)
| テレワーク応援キャンペーン(1名受講)【オンライン配信セミナー受講限定】 |
定価:本体40,000円+税4,000円
E-Mail案内登録価格:本体38,200円+税3,820円
※1名様でオンライン配信セミナーを受講する場合、上記特別価格になります。
※お申込みの際、備考欄に【テレワーク応援キャンペーン希望】と記載のうえお申込みください。
※他の割引は併用できません。
主催者
開催場所
全国
備考
配布資料
・PDFデータ(印刷可・編集不可)
※ 開催2日前を目安に、S&T会員のマイページよりダウンロード可となります。
オンライン配信
ZoomによるLive配信 ►受講方法・接続確認(申込み前に必ずご確認ください)
アーカイブ配信 ►受講方法・視聴環境確認(申込み前に必ずご確認ください)