FOWLPからFOPLPへ拡張する半導体デバイスパッケージの今後の課題

異種デバイス集積モジュールのプラットフォーム化に向けて

講師

東芝メモリ（株） メモリ事業部　プロセス技術開発主幹　博士（工学） 江澤 弘和 氏

【専門】 半導体デバイスのメタライゼーションプロセス、中間領域プロセス

受講料

R&D会員登録していただいた場合、通常1名様申込で49,980円（税込）から
★1名で申込の場合、47,250円（税込）へ割引になります。
★2名同時申込で両名とも会員登録をしていただいた場合、計49,980円（2人目無料）です。

(まだR&D会員未登録の方は、申込みフォームの通信欄に「会員登録情報希望」と記入してください。詳しい情報を送付します。ご登録いただくと、今回から会員受講料が適用可能です。)

受講対象・レベル

・Bump、再配線、WLP､ TSV、3Dインテグレーション等の中間領域に関心のある方
・FOWLP、FOPLPの現状を把握し、製品展開を模索している方
・FOWLP、FOPLPの装置市場、材料市場の変化を探っている方

習得できる知識

・中間領域技術と半導体デバイスパッケージの役割の変化
・FOWLP、FOPLPの市場の見方、考え方
・FOWLP、FOPLPプロセス技術の基本と材料・設備

趣旨

　７月末に「韓国サムスン電子が、米グーグルのディープラーニング用プロセッサTPUの生産を同社最先端のプロセス技術7nmで受注した模様」という情報が流れました。最先端の微細加工プロセス技術に加えて“InFO”の量産を実現したTSMCから商談を奪取するためには、Fan-Outパッケージに関する何らかの提案が決め手になるであろうことは容易に想像されます。AIの進展に加え、5G通信や自動運転を間近に迎える現在、高速センサーネットワーク、大容量高速データストレージ、高機能エッジコンピューテイングなどの情報サービス基盤を支える半導体デバイスの開発はパッケージの変革と一体化しています。
　本セミナーでは、デバイス単体パッケージとそれらを集積するデバイスモジュールという従来の階層構造が崩れ始めた最近の状況を踏まえ、一旦、半導体デバイス集積化の基幹技術であるマイクロバンプ、再配線、FOWLPの基礎プロセスを再訪した上で、三次元集積化、再配線の微細化、FOPLPへの拡張に伴う課題の論点を明確化し、今後の市場動向、技術動向を予測します。既にFOWLPが浸透した市場は、従来パッケージ技術の延命路線から決別し、常に新しい価値を創出するための技術開発を要求しています。参加される皆様ご自身の活躍される其々の分野において、今後の進むべき方向を議論する際の一助となれば幸いです。

プログラム

１．中間領域プロセスによる付加価値創出
　1-1　中間領域プロセスの位置付け
　1-2　量産化製品事例紹介

２．三次元集積化プロセス
　2-1　広帯域メモリチップ上のロジックチップ積層
　2-2　RDL及びマイクロバンプの形成プロセスとその留意点
　2-3　チップ積層プロセスとその留意点
　2-4　微少量半田接合部の信頼性について
　2-5　RDLの絶縁被覆膜と信頼性について

３．Fan-Out WLP
　3-1　WLPの類型分類
　　a) Fan-In WLP
　　b) Fan-Out WLP (Chip First、RDL First)
　3-2　FOWLPの現状と課題
　　a) 再構成基板形成
　　b) 材料物性指標
　　c) モールド樹脂再構成基板上のRDL形成プロセスの留意点
　　d) 不良事例・信頼性評価事例

４．FOPLPの課題
　4-1　生産性向上の理想と現実
　4-2　克服すべき課題
　　a)量産ライン構築の文化ギャップ
　　b)角型パネル化に伴う技術課題
　4-3　パネルレベルプロセス開発事例

５．今後の市場動向、開発動向
　5-1　FOWLP, FOPLPの事業主体と市場動向
　5-2　異種デバイスの三次元集積化の開発動向

６．まとめ