先端半導体パッケージング技術の徹底解説～インターポーザの最新動向、材料・構造・実装技術とガラス基板への展望～

セミナー趣旨

  生成AIの登場により情報処理量は爆発的に増大し、演算性能・帯域幅・消費電力の最適化を同時に実現する半導体パッケージ技術の重要性が高まっている。本講演では、AI時代を背景にSoCからSo-ICへの転換が進む中、システムインテグレーションを支える実装技術の変遷と現状を俯瞰する。まず、Fan-Out、Embedded、2.1D～3.5Dといった新しい実装技術の潮流を整理し、各社の最新動向を比較しながら、AI時代が求める高密度・高信頼な接続技術の方向性を示す。さらに、チップレットによるマルチダイ・ソリューションを取り上げ、Intel、TSMC、Samsung、Rapidus、NVIDIA、AMDなどの事例を通じて、パッケージ設計・実装・量産化の課題を具体的に検討する。特に、ダイ間接続を担うインターポーザ技術については、シリコンからRDLインターポーザ、そしてガラス基板へと検討が進む現状を、材料・構造・実装の観点から紹介する。また、PLP（Panel Level Package）やガラス基板技術の実用化動向を踏まえ、AI/HPC用途に求められる次世代パッケージの方向性を展望する。最後に、More MooreとMore than Mooreの融合が進む実装技術の将来像と、産業界における技術革新の可能性を考察する。

受講対象・レベル

本テーマに関心のあるIDM/Foundry/OSAT/EMS/ODM, 装置メーカー、材料メーカー、研究開発機関、アカデミア関連の方
研究開発・製造、リサーチ、企画、営業担当業務ご担当者

習得できる知識

  本セミナーでは、AI時代の到来に伴い急速に進化する半導体パッケージング技術の全体像を体系的に理解することができる。特に、チップレットやマルチダイ構成を支える中核技術であるインターポーザの最新動向を、材料・構造・実装の三つの視点から整理し、シリコンからガラス基板へと展開する次世代技術の方向性を明確に把握できる。また、Intel、TSMC、Samsung、Rapidus、AMDなど国内外の主要企業の実装事例を通じて、各社の戦略的アプローチや課題克服の手法を具体的に学ぶことができる。さらに、Fan-Out、Embedded、PLPといった関連技術との位置づけや相互関係を理解することで、自社の技術開発や研究テーマ設定、あるいは産学連携・サプライチェーン戦略の立案にも応用できる知見を得られる。AI/HPC時代における高密度実装の課題と将来像を俯瞰し、今後の技術開発・企画立案・人材育成に役立つ実践的な視座を獲得することを、本セミナーの成果となることを目指す。 

セミナープログラム

１．背景
　　（1）生成AIの進化と「自律型AI」への展開（エージェントAI／フィジカルAI）
　　（2）情報処理量の爆発的増大とパッケージ技術に求められる最適化
　　（3）More Moore か More than Moore か、SoC か So-IC か
２．エレクトロニクス業界の現状
　　（1）実装技術の変遷と現状
　　（2）System Integration とは
　　（3）業界の現状、水平分業化の加速
３．新しい実装技術の潮流、現状と課題、各社の事例
　　（1）Fan-Out パッケージング（FOWLP）技術の特徴と応用
　　（2）Embedded 実装技術の取り組み事例
　　（3）2.1D～3.5D 実装の位置づけ
　　（4）AI 時代が求める実装技術
４．チップレット技術の概要と意義
　　（1）チップレット（CHIPLET）とは何か
　　（2）ダイの小型化と分割による効果
　　（3）チップレットに期待される効果
５．事例にみるマルチダイ・ソリューションの現状
　　（1）Intel：EMIB＋Foveros＝Co-EMIB、Intel のチップレット統合技術
　　（2）TSMC：3DFabric、前工程と後工程による System Integration の提案
　　（3）Samsung：I-Cube／X-Cube による Chiplet-Integration
　　（4）Rapidus：Rapidus が提案する Chiplet-Integration
　　（5）AMD：AMD が提案する Chiplet-Integration
　　（6）NVIDIA：CoWoS が牽引する HPC/AI 対応実装技術
　　（7）その他：Huawei、Baidu、Fujitsu などの動向
６．マルチダイ・ソリューション／チップレットの課題
　　（1）インターコネクションの現状と課題
　　（2）配線・インターポーザにおける現状と課題
　　（3）実用・量産段階における現状と課題
７．AI/HPC 時代が求めるパッケージング技術
　　（1）データセンター／HPC 向けパッケージの現状と課題
　　（2）インターポーザ技術の大型化対応、ポストシリコンはあるのか？
　　（3）ガラス基板の実用化動向と課題
　　（4）PLP（Panel Level Package）の現状と課題
８．まとめ・将来展望

＊途中、お昼休みや小休憩を挟みます。

＊講演項目は予定につき、当日の内容は最新情報を踏まえて一部変更となる場合がございます。

セミナー講師

 NEP Tech. S&S ニシダエレクトロニクス実装技術支援 代表　 西田 秀行 氏

■ご略歴
日本アイビーエム（株）にて、サーキットパッケージング（プリント基板）、
フリップチップ、半導体実装技術・製品開発、液晶パネル実装技術・製品開発に従事、
退社後、2年間、韓国Samsung電機に転籍、微細Bump形成技術課発等に従事後独立、
実装技術関連のコンサルティングを主要業務として現在に至る。
■ご専門
半導体実装技術、接合技術、フリップチップ
■本テーマ関連学協会でのご活動
エレクトロニクス実装学会(JIEP) 常任理事（過去２年間）関西支部アドバイザー、
電子部品実装/部品内蔵実装/カーエレクトロニクス/システムインテグレーション/
3DIC-CHIPLET 技術委員会/研究会委員、ICEP2009国際実装学会大会委員長、
IMPAS会員、スマートプロセス学会会員、CNET会員　

セミナー受講料

1名50,600円(税込（消費税10％）、資料付)
＊1社2名以上同時申込の場合、1名につき39,600円
＊学校法人割引：学生、教員のご参加は受講料50％割引。

主催者

開催場所

受講について

• 配布資料は、印刷物を郵送で1部送付致します。お申込の際はお受け取り可能な住所をご記入ください。
  お申込みは4営業日前までを推奨します。
  それ以降でもお申込みはお受けしておりますが（開催1営業日前の12:00まで）、
  テキスト到着がセミナー後になる可能性がございます。
  資料未達の場合などを除き、資料の再配布はご対応できかねますのでご了承ください。
• 受講にあたってこちらをご確認の上、お申し込みください。
• Zoomを使用したオンラインセミナーです
  →環境の確認についてこちらからご確認ください
• 申込み時に（見逃し視聴有り）を選択された方は、見逃し視聴が可能です
  →こちらをご確認ください