リソグラフィ・レジスト/EUVレジストの基礎とトラブル対策および最新のロードマップと先端デバイスの動向【LIVE配信・WEBセミナー】

セミナー趣旨

メモリー、マイクロプロセッサ等のデバイスの高集積化の要求は、携帯端末、情報機器等の高性能化に伴い、益々大きくなっている。微細加工を支えるリソグラフィ技術は現在先端の量産工程でダブル/マルチパターニング、EUVが用いられている。レジスト材料はこのようなリソグラフィ技術の変革に対応して進展し続けている。
本講演では、リソグラフィの基礎を解説した後、デバイスの微細化を支えるレジストの基礎をEUVレジスト（化学増幅型EUVレジスト、EUVネガレジストプロセス、EUVメタルレジスト、EUVメタルドライレジストプロセス）の詳細を含めて述べる。レジスト、先端リソグラフィのトラブル対策をその要求特性、課題をふまえて解説する。EUVレジストの課題と対策についても述べる。最新のロードマップと先端デバイスの動向を解説し、今後のレジストの技術展望、市場動向についてまとめる。

習得できる知識

１）レジスト/EUVレジストの基礎
２）リソグラフィの基礎
３）レジスト/EUVレジスト、先端リソグラフィのトラブル対策
４）リソグラフィ、レジスト/EUVレジストの最新技術・ビジネス動向

セミナープログラム

1．リソグラフィの基礎
　1.1 露光
　1.2 照明方法
　　1.2.1輪帯照明
　1.3 マスク
　　1.3.1 位相シフトマスク
　　1.3.2 光近接効果補正（OPC）
　　1.3.3 マスクエラーファクター（MEF）

2．レジストの基礎
　2.1 溶解阻害型レジスト
　　2.1.1 g線レジスト
　　2.1.2 i線レジスト
　2.2 化学増幅型レジスト
　　2.2.1 KrFレジスト
　　2.2.2 ArFレジスト
　2.3 ArF液浸レジスト/トップコート
　2.4 EUVレジスト
　　2.4.1 化学増幅型EUVレジスト
　　2.4.2 EUVネガレジストプロセス
　　2.4.3 EUVメタルレジスト
　　2.4.4 EUVメタルドライレジストプロセス

3．レジスト、先端リソグラフィのトラブル対策
　3.1 レジストパターン形成不良への対応
　　3.1.1 パターン倒れ
　　3.1.2 パターン密着性不良
　　3.1.3 パターン形状不良
　　3.1.4 チップ内のパターン均一性不良
　3.2 化学増幅型レジストのトラブル対策
　　3.2.1 レジスト材料の安定性
　　3.2.2 パターン形成時の基板からの影響
　　3.2.3 パターン形成時の大気からの影響
　3.3 ArF液浸レジストのトラブル対策
　3.4 ダブルパターニング、マルチパターニングの課題と対策
　　3.4.1 リソーエッチ（LE）プロセス
　　3.4.2 セルフアラインド（SA）プロセス
　3.5 EUVレジストの課題と対策
　　3.5.1 感度/解像度/ラフネスのトレードオフ
　　3.5.2 ランダム欠陥（Stochastic Effects）
　3.6 自己組織化（DSA）リソグラフィの課題と対策
　　3.6.1 グラフォエピタキシー
　　3.6.2 ケミカルエピタキシー
　3.7 ナノインプリントリソグラフィの課題と対策
　　3.7.1 加圧方式ナノインプリントリソグラフィ
　　3.7.2 光硬化方式ナノインプリントリソグラフィ

4．最新のロードマップと先端デバイスの動向

5．レジストの技術展望、市場動向

【質疑応答】

【キーワード】
リソグラフィ、レジスト、EUVレジスト、ダブルパターニング、マルチパターニング、DSAリソグラフィ、ナノインプリントリソグラフィ、トラブル対策

【講演のポイント】
リソグラフィ、レジスト/EUVレジストについて、基礎からトラブル対策、最新技術まで把握できます。最新のロードマップに基づいて、デバイス、リソグラフィ技術の動向を把握できます。

セミナー講師

Eリソリサーチ　 代表　 遠藤　政孝　氏

略歴
1983年松下電器産業株式会社入社。以来同社半導体研究センター、パナソニック株式会社セミコンダクター社プロセス開発センターにて、半導体リソグラフィプロセス、レジスト、微細加工用材料の開発に従事。2009年から大阪大学産業科学研究所にて、レジスト材料、EUVレジストの研究開発に従事。

セミナー受講料

【1名の場合】49,500円(税込、テキスト費用を含む)
2名以上は一人につき、16,500円が加算されます。