半導体デバイス製造における各プロセス技術の基礎、俯瞰と最近の動向の把握

前工程から後工程、デバイス・材料技術、信頼性への影響

何が変わってきたのか、何が求められているのか

半導体デバイス製造技術の総合知識

★ 個別のプロセスの内容とその意味合い、デバイスの進化に伴う技術の変化を俯瞰
★ 最新のデバイス動向から、今求められるプロセス技術とそれに用いられる材料、デバイスの信頼性への影響などについても解説
★ 半導体デバイス製造技術の「これまで」「いま」「これから」を把握する

セミナー講師

(株)ＩＳＴＬ　代表取締役社長　博士（工学） 礒部 晶 氏
※ 元 ＮＥＣ／東京精密／ニッタハース／ディスコ
　 中小企業診断士

【略歴】
1984年－2002年　ＮＥＣにてＬＳＩ多層配線プロセス開発
2002年－2006年　東京精密(株)にて執行役員ＣＭＰグループリーダー
2006年－2013年　ニッタハースにて研究開発ＧＭ
2013年－2015年　(株)ディスコにて新規事業開発
2015- (株)ＩＳＴＬ

受講料

48,600円 ( S&T会員受講料 46,170円 )
(まだS&T会員未登録の方は、申込みフォームの通信欄に「会員登録情報希望」と記入してください。詳しい情報を送付します。ご登録いただくと、今回から会員受講料が適用可能です。)

S&T会員なら、2名同時申込みで1名分無料
2名で48,600円 (2名ともS&T会員登録必須​／1名あたり定価半額24,300円)

【1名分無料適用条件】
※2名様ともS&T会員登録が必須です。
※同一法人内(グループ会社でも可)による2名同時申込みのみ適用いたします。
※3名様以上のお申込みの場合、１名あたり定価半額で追加受講できます。
※受講券、請求書は、代表者に郵送いたします。
※請求書および領収証は1名様ごとに発行可能です。
　(申込みフォームの通信欄に「請求書１名ごと発行」と記入ください。)
※他の割引は併用できません。

セミナー趣旨

　半導体デバイスの製造方法を基礎から解説します。ウエハ上にトランジスタや配線を形成する前工程と、個片化してパッケージに組み立てる後工程それぞれについて、個別のプロセスの内容とその意味合い、デバイスの進化に伴う技術の変化まで俯瞰します。最新のデバイス動向から、今求められるプロセス技術とそれに用いられる材料、デバイスの信頼性への影響などについても解説します。

セミナー講演内容

１．半導体デバイスの基礎と最新動向
　1.1 ＡＩとＩｏＴ
　1.2 トランジスタの基礎
　1.3 ３次元トランジスタ
　1.4 メモリの基礎と３ＤＮＡＮＤ
　1.5 前工程と後工程

２．前工程
　2.1 形作りの基本
　2.2 半導体の基本モジュール
　　2.2.1 ＳＴＩ
　　2.2.2 トランジスタ
　　2.2.3 配線
　2.3 個別プロセスの詳細
　　2.3.1 酸化
　　2.3.2 成膜
　　2.3.3 リソグラフィー
　　2.3.4 エッチング
　　2.3.5 ＣＭＰ
　　2.3.6 洗浄

３．後工程
　3.1 パッケージの種類と構造
　　3.1.1 リードフレームを用いるパッケージ
　　3.1.2 パッケージ基板を用いるパッケージ
　　3.1.3 ウエハレベルパッケージ
　　3.1.4 ＳＩＰ
　3.2 個別プロセスの詳細
　　3.2.1 裏面研削
　　3.2.2 ダイシング
　　3.2.3 ダイボンディング
　　3.2.4 ワイヤボンディング
　　3.2.5 モールディング
　　3.2.6 バンプ形成
　3.3 最新パッケージ技術
　　3.3.1 ＦＯＷＬＰ
　　3.3.2 ＣｏＷｏＳ
　　3.3.3 部品内蔵基板

 □ 質疑応答 □