半導体パッケージのプロセス技術と最新動向 ~チップレットSiP及び Fan-Out型三次元パッケージを中心に~

半導体パッケージ製造プロセス・中間領域プロセスの基礎から、
チップレット・FOWLPやFOPLP技術等、異種デバイス三次元集積化の
流れもふまえ、最新の開発動向・市場動向について解説します!


AI・5Gの進展に伴い、半導体デバイスパッケージの役割や方向性も大きく変化!
材料やデバイス・各分野において、その進展に対しどのように対応していけば良いのか、
開発の指針は?

セミナー趣旨

 半導体産業はAIの認知深化と5G以降の通信の普及を支えるために更なる成長段階への飛躍が期待されています。7nmノード以降の先端LSI製造に巨額な微細化設備投資を継続する半導体製造主体が数社に集約される一方、主要なプロセッサメーカーは「チップレット」と呼ばれる機能単位の小チップを集積することにより所望のデバイス機能を過不足なく発現させる異種デバイス集積モジュール開発を付加価値創出の主軸に据えています。
 また、最近、大手LCDパネルメーカーがFan Out Panel Level Package(FOPLP)市場への参入企図を明言しており、新たなエコシステム構築の機運が高まっています。
 本セミナーでは、半導体製造における前工程と後工程のボーダレス化・中間領域プロセス進展の現状をふまえ、主に半導体パッケージングに関わる最新動向を解説します半導体パッケージ製造プロセス・中間領域プロセスの基礎から、三次元集積化・FOWLP技術に加え、今後の生産様式の変革を担うFOPLPの課題整理、今後の異種デバイスの三次元集積化の開発動向とその応用が拓く市場動向を占います。

受講対象・レベル

・当該分野の「今さら聞けない」ことを聞きたい方
・バンプ、再配線、WLP、 TSV、3Dインテグレーション等の中間領域プロセスに関心のある方
・FOWLP、FOPLPの市場動向、開発動向に関心のある方
・LCDパネル業界の方

習得できる知識

・バンプ、再配線、WLP、 TSV、3Dインテグレーション等の中間領域プロセスの基礎
・今後の半導体デバイスパッケージの市場、技術動向を理解するための視点

セミナープログラム

0.半導体パッケージング技術の基礎
 0.1 主要な後工程要素技術

  a) ウエハ裏面研削
  b) ダイシング
  c) ワイヤボンディング
  d) フリップチップ
  e) モールド
 0.2 歩留まり向上及び生産性向上の課題

1.半導体パッケージの役割の変化
 1.1 中間領域プロセスの位置付け
 1.2 後工程の前工程化
 1.3 中間領域プロセスによる製品の価値創出事例
 1.4 チップレットSiP(異種デバイス集積モジュール化)

2.三次元集積化デバイス形成プロセス技術と最新動向
 2.1 広帯域メモリチップとロジックチップの積層化

  a) Logic-on-DRAM SoCデバイス
  b) InFO POP
  c) HBM
 2.2 再配線、マイクロバンプ、TSVの形成プロセスの基礎と留意点
  a) 再配線形成プロセスと微細化の課題
  b) マイクロバンプ形成プロセスとバンプピッチ縮小化の課題
  c) TSV形成プロセス(via middle, back side via)選択の課題
 2.3 三次元積層化プロセスの基礎とその留意点
  a) 微少量半田接合部の熱的安定性
  b) TSV積層プロセスの課題
 2.4 再配線の絶縁被覆樹脂膜材料と配線信頼性について
  a) 配線信頼性の基礎
  b) 再配線と絶縁樹脂膜の界面におけるCu酸化
  c) LSIダマシン配線と再配線の構造比較

3.Fan-Out Wafer Level Package(FOWLP) プロセス技術と最新動向
 3.1 WLPの類型分類と現状技術

  a) Fan-In WLP プロセスフローと主要工程設備
  b) Fan-Out WLP プロセスフローと固有設備(Chip First、RDL Firstの選択)
 3.2 FOWLPプロセスの基礎と留意点
  a) 再構成基板形成・支持基板剥離
  b) 材料物性指標
  c) プロセスインテグレーション
  d) 不良事例・信頼性評価事例
  e) Fan-Out WLPのコスト構造解析事例
 3.3 三次元FOWLPのTMIプロセス
  a) Tall Cu pillar
  b) Vertical wire bonding
  c) Laser via drilling
  d) Photosensitive thick dielectric polymer

4.Fan-Out Panel Level Package(FOPLP)の課題
 4.1 量産ライン構築の文化ギャップ
 4.2 量産化へ向けて克服すべき課題
 4.3 装置開発

5.半導体パッケージングにかかわる市場動向・開発動向と今後の課題
 5.1 最近の注目開発事例

  a) Hybrid Panel FOによるメモリ多段積層
  b) CoWによる異種デバイス集積化
 5.2 最近の市場概観とトピックス紹介
 5.3 今後の商流と事業主体の変化
 5.4 人材育成の課題

6.まとめ


  <質疑応答>

セミナー講師

神奈川工科大学 工学部 電気電子情報工学科 非常勤講師 博士(工学)  江澤 弘和 先生

*ご略歴:
1985年に(株)東芝入社後、シリコンウェーハの高品位化業務を経て、30年以上に亘り先端半導体デバイスのメタライゼーションプロセス開発に従事。
 並行して、中間領域プロセスの開発を推進し、半導体チップの三次元積層デバイスの製品化を促進。
2011年に同社メモリ事業部へ転籍後、TSV、WLP等の中間領域技術を応用したフラッシュメモリ製品開発に従事。
2017年、メモリ事業の分社化に伴い発足した東芝メモリ(株)に移籍。
2018年4月より、神奈川工科大学の電気電子材料担当非常勤講師を兼務。
2019年9月に同社を退職し、現在に至る。
*ご専門および得意な分野・研究:
・半導体デバイスの微細配線形プロセス開発
・Bumping、RDL、WLP、TSV等の中間領域プロセス開発
・異種デバイス三次元集積化開発

セミナー受講料

1名47,300円(税込(消費税10%)、資料・昼食付)
 *1社2名以上同時申込の場合、1名につき36,300円
 *学校法人割引;学生、教員のご参加は受講料50%割引。


※セミナーに申し込むにはものづくりドットコム会員登録が必要です

開催日時


10:30

受講料

47,300円(税込)/人

※本文中に提示された主催者の割引は申込後に適用されます

※銀行振込

開催場所

東京都

MAP

【北区】北とぴあ

【JR・地下鉄】王子駅 【都電】王子駅前

主催者

キーワード

半導体技術   電子デバイス・部品

※セミナーに申し込むにはものづくりドットコム会員登録が必要です

開催日時


10:30

受講料

47,300円(税込)/人

※本文中に提示された主催者の割引は申込後に適用されます

※銀行振込

開催場所

東京都

MAP

【北区】北とぴあ

【JR・地下鉄】王子駅 【都電】王子駅前

主催者

キーワード

半導体技術   電子デバイス・部品

関連記事

もっと見る